IBM repousse les limites de la gravure avec Nanostack, une architecture 0,7 nm qui empile 100 milliards de transistors sur une surface équivalente à un ongle. De quoi doubler la densité des puces actuelles et offrir un bond de 50 % en performances pures.
0,7 nm : une appellation qui cache une révolution d’architecture
IBM a officialisé son nouveau procédé de gravure baptisé « nœud de 0,7 nanomètre » (7 angströms). Un chiffre qui ne décrit pas une dimension physique réelle, les limites du silicium interdisant des gravures si fines, mais une équivalence de performance et de densité, comme le veut la convention marketing de l’industrie depuis des décennies. IBM projette néanmoins que cette approche maintiendra la progression de la densité des puces pour la prochaine décennie, alors que les concurrents comme TSMC et Samsung peinent déjà à franchir le cap des 2 nm en volume.
Nanostack : l’empilement 3D qui change tout
La clé de ce bond technologique, c’est l’intégration séquentielle en trois dimensions. L’architecture Nanostack empile et décale verticalement les transistors, permettant de doubler la densité par rapport à la génération 2 nm présentée par IBM en 2021. Résultat : près de 100 milliards de composants tiennent sur une surface équivalente à un ongle. Sur l’imagerie numérique, on distingue l’alignement d’une quinzaine d’atomes de silicium.
Au-delà de la géométrie, cette méthode autorise des combinaisons de matériaux différents au sein de chaque couche superposée, optimisant consommation et performance de chaque transistor de manière indépendante. Les équipes de recherche ont validé expérimentalement la viabilité de cette structure en laboratoire.
50 % de performances en plus, 70 % d’énergie économisée
Selon les projections issues des rapports techniques, ce procédé vise 50 % de performances de calcul supplémentaires ou une amélioration de 70 % de l’efficacité énergétique, comparativement aux puces 2 nm. Les débouchés sont déjà identifiés : l’intelligence artificielle générative et les infrastructures cloud, où chaque watt compte. Cette double promesse est particulièrement stratégique alors que la consommation électrique des datacenters d’IA explose, avec des projections qui anticipent une multiplication par quatre de la demande énergétique du secteur d’ici 2030 selon l’Agence internationale de l’énergie.
Pour les charges de travail IA, la mémoire SRAM intégrée bénéficie d’une amélioration de densité de 40 % grâce à un agencement en quinconce qui réduit la hauteur des cellules de stockage. Cette progression tombe à point nommé alors que la miniaturisation de la SRAM stagnait lors des dernières transitions de gravure de l’industrie. Dans les architectures d’accélération IA, c’est souvent la mémoire qui bride les performances : avec une SRAM 40 % plus dense dans le même espace, les concepteurs de puces pourront embarquer des quantités de cache bien supérieures, réduisant la latence d’accès aux données pour les modèles de langage et les réseaux de neurones profonds. Un gain qui se traduit par des temps d’inférence plus courts et une consommation réduite.
Un enjeu géopolitique dans la course aux semi-conducteurs
Cette annonce d’IBM s’inscrit dans un contexte géopolitique tendu où chaque nanomètre gagné devient un avantage stratégique. Les restrictions américaines sur l’export de machines High NA EUV vers la Chine, combinées au CHIPS Act qui injecte 52 milliards de dollars dans la production de semi-conducteurs aux États-Unis, donnent à ce type d’innovation une dimension diplomatique. IBM rappelle que le site d’Albany est un laboratoire ouvert aux collaborations internationales, mais les retombées industrielles de Nanostack dépendront de la capacité des fondeurs alliés à absorber la technologie.
D’Albany à la production industrielle : le chemin est tracé
IBM opérant comme centre de recherche et développement, la mise sur le marché dépendra de transferts technologiques vers des fondeurs tiers. Les travaux sont menés sur le site d’Albany, dans l’État de New York, qui doit prochainement accueillir un système de lithographie High NA EUV conçu par ASML. Cette machine, qui représente un investissement de plus de 400 millions de dollars par unité, est indispensable pour graver les motifs les plus fins de la génération sub-1 nm.
Des collaborations avec des équipementiers comme Lam Research, Tokyo Electron et SCREEN ont déjà été initiées pour concevoir les procédés associés à ces nouveaux outils. L’enjeu est double : IBM doit prouver que son architecture est industrialisable à grande échelle, et les fondeurs doivent adapter leurs lignes de production à des contraintes de précision inédites. Le site d’Albany devrait monter en puissance avec l’installation de la machine High NA EUV, renforçant la position des États-Unis dans la course aux semi-conducteurs face aux avancées de TSMC et Samsung.
Bien qu’aucun accord commercial n’ait encore été annoncé pour ce nœud de 0,7 nm, IBM estime que les premières phases de production industrielle de l’architecture Nanostack pourraient débuter d’ici cinq ans. De quoi donner le temps à l’industrie de se préparer à une nouvelle ère de la gravure, où les limites de la loi de Moore ne sont plus une fatalité mais un défi d’ingénierie.
